CoWoS 공급 전쟁 — TSMC vs 삼성 vs Intel

목차

• 1. 왜 패키징이 병목인가
• 2. TSMC — 독보적 1위의 캐파 확장
• 3. 누가 CoWoS를 가져가는가 — 고객별 배분
• 4. Intel EMIB — 가장 유력한 대안
• 5. 삼성 — 수직통합이라는 유일한 카드
• 6. OSAT — Amkor와 ASE의 역할
• 7. HBM이 공급 전쟁을 가속하는 이유
• 8. 다음 전장 — CoPoS와 패널 레벨 패키징
• 9. 정리 — 누가 이기고 있는가
• 10. 자주 묻는 질문 (FAQ)
• 11. 시리즈 안내

1. 왜 패키징이 병목인가

1편에서 CoWoS의 구조를, 2편에서 S/R/L 변종을, 3편에서 HBM과의 물리적 관계를 다뤘습니다.

이번 편은 공급 이야기입니다. 기술이 아무리 좋아도, 만들 수 없으면 의미가 없습니다.

2025년, 첨단 패키징 시장은 기존 패키징을 처음으로 추월했습니다. 시장 점유율 51.3%. 그리고 이 시장의 핵심 병목이 바로 CoWoS입니다.

AI 가속기 한 개를 만들려면:

• 로직 다이 (GPU/TPU) — TSMC 첨단 공정에서 제조
• HBM 스택 — SK하이닉스/삼성/마이크론에서 제조
• CoWoS 패키징 — 위 두 개를 하나의 칩으로 통합

로직 다이와 HBM이 아무리 많아도, CoWoS 패키징 캐파가 부족하면 최종 제품이 안 나옵니다. 2024년부터 지금까지, 이게 AI 반도체의 진짜 병목입니다.

2. TSMC — 독보적 1위의 캐파 확장

TSMC는 CoWoS 시장의 ~80%를 장악하고 있습니다. 10년 넘게 쌓아온 기술 성숙도와 수율, 그리고 NVIDIA·AMD·Broadcom이 이미 TSMC 파운드리 고객이라는 생태계 잠금 효과 때문입니다.

캐파 확장 속도

2년 만에 캐파를 4배로 늘렸습니다. 하지만 수요도 함께 폭증해서, 수급 갭은 좁혀지지 않고 있습니다.

신규 패키징 팹

TSMC는 대만 전역에 패키징 전용 팹을 신설하고 있습니다.

기존 3~5년 걸리던 팹 건설을 1.5~2년으로 단축했습니다. 패키징 팹에 대한 투자 규모도 전례 없습니다 — 2026년 전체 설비투자(CapEx) $52~56B 중 20%인 약 $10~11B이 패키징/테스트에 투입됩니다.

3. 누가 CoWoS를 가져가는가 — 고객별 배분

CoWoS 캐파는 선착순이 아닙니다. 전략적 중요도와 물량 보장 계약에 따라 배분됩니다.

핵심은 NVIDIA가 전체 캐파의 60%를 가져간다는 것입니다. 특히 CoWoS-L 캐파의 70%를 선점. Blackwell과 Rubin 세대 GPU는 전부 CoWoS-L을 사용하기 때문입니다.

Broadcom은 Google TPU(~90,000장), Meta MTIA(~50,000장), OpenAI 커스텀칩(~10,000장) 등 하이퍼스케일러 커스텀 칩의 패키징을 담당합니다.

AMD는 MI355X, MI400 시리즈로 연간 ~105,000장을 확보했지만, 이 중 일부(~25,000장)는 TSMC 외부 소싱으로 돌리고 있습니다. CoWoS 캐파 부족이 AMD의 AI GPU 출하에 직접적 제약이 되고 있다는 뜻입니다.

4. Intel EMIB — 가장 유력한 대안

CoWoS 캐파가 부족한 상황에서, Intel EMIB이 대안으로 급부상하고 있습니다. 이건 2025년 하반기부터 가장 주목할 만한 변화입니다.

EMIB이란

EMIB(Embedded Multi-die Interconnect Bridge)은 Intel의 2.5D 패키징 기술입니다. CoWoS가 전체 면적을 실리콘 인터포저로 덮는 반면, EMIB은 칩과 칩 사이에만 작은 실리콘 브릿지를 삽입합니다.

고객이 움직이고 있다

2025~2026년 들어 TSMC 외 대안을 찾는 고객이 늘고 있습니다. 이유는 단순합니다 — CoWoS를 못 구하니까.

특히 Google과 Amazon이 EMIB을 검토한다는 건 큰 의미가 있습니다. 하이퍼스케일러들이 TSMC 단일 소스 리스크를 분산하기 시작했다는 신호입니다.

Intel의 생산 전략

Intel도 TSMC처럼 OSAT 외주를 시작했습니다.

• Amkor 송도 K5 (한국) — Intel EMIB 패키징 최초 외주. 포르투갈·애리조나로 확대 예정
• 말레이시아 첨단 패키징 단지 — 2026년 가동
• Intel VP: "EMIB이 2026년 하반기부터 의미 있는 기여를 시작할 것"

5. 삼성 — 수직통합이라는 유일한 카드

삼성전자의 전략은 TSMC·Intel과 근본적으로 다릅니다. 파운드리 + HBM + 패키징을 한 회사에서 전부 할 수 있는 유일한 기업이라는 점을 무기로 삼고 있습니다.

삼성의 패키징 기술

투자 규모

삼성의 2026년 반도체 투자 규모는 110조 원 ($73.2B)입니다. 2025년 47.5조 원 대비 128% 증가 — 단일 기업 역대 최대 반도체 투자입니다.

• 미국 첨단 패키징 시설: $7B 투자 계획 (Tesla 향 패키징 연계 추정)
• 일본 요코하마 R&D 센터: $170M, 2027년 3월 개소. 패키징 연구 전용

다만, 110조 원의 대부분은 메모리(HBM) 투자로 추정됩니다. 파운드리 전용 투자는 2025년 기준 $3.5B으로 오히려 축소했습니다.

삼성의 딜레마

삼성의 수직통합은 이론적으로는 완벽합니다. 하지만 현실에서 AI 칩 빅 3(NVIDIA, AMD, Broadcom)는 전부 TSMC 파운드리 고객이고, 패키징도 TSMC에서 하는 게 자연스럽습니다.

TSMC도 overflow를 삼성에 보내기보다 Amkor·ASE 같은 OSAT 파트너에게 보냅니다. 경쟁사에 물량을 주느니 하청을 키우는 게 낫기 때문입니다.

삼성이 이 구도를 깨려면, TSMC에서 캐파를 못 구한 고객을 잡거나, 자사 HBM4를 I-Cube에 통합한 완제품 패키지로 차별화하는 수밖에 없습니다.

6. OSAT — Amkor와 ASE의 역할

TSMC가 CoWoS 수요를 혼자 감당할 수 없게 되면서, OSAT(Outsourced Semiconductor Assembly and Test) 기업의 역할이 커지고 있습니다.

TSMC는 2026년에 연간 240,000~270,000장을 OSAT에 외주합니다. 전체 캐파의 약 20%를 외부에 맡기는 셈입니다.

Amkor — 양쪽의 파트너

Amkor는 특이한 위치에 있습니다. TSMC CoWoS 외주와 Intel EMIB 조립을 동시에 하는 유일한 OSAT입니다.

• 미국에 $7B 규모 첨단 패키징 시설 건설 중 — TSMC 애리조나 팹 지원
• 한국 송도 K5에서 Intel EMIB 최초 외주 조립
• 두 진영 모두에 걸치는 전략 — 어느 쪽이 이기든 Amkor는 수혜

ASE/SPIL — CoWoP의 등장

ASE 그룹(SPIL 포함)은 NVIDIA와 함께 CoWoP(Chip-on-Wafer-on-PCB)를 개발 중입니다. CoWoS의 기판(Substrate)을 PCB로 교체하는 차세대 포맷으로, 향후 CoWoS를 보완하거나 대체할 수 있는 기술입니다.

7. HBM이 공급 전쟁을 가속하는 이유

3편에서 HBM은 물리적으로 CoWoS 없이 작동할 수 없다고 했습니다. 이제 그 물리적 필연성이 공급 병목으로 이어지는 메커니즘을 봅니다.

HBM 수요 폭증 = CoWoS 수요 폭증

• HBM은 2026년 전체 DRAM 매출의 30% 이상을 차지할 전망 (출하량 기준 8%에 불과)
• 같은 용량 기준 HBM은 DDR5 대비 약 3배의 웨이퍼 캐파를 소비
• HBM 가격은 2026년에도 15~20% 인상 예상
• SK하이닉스·마이크론 HBM 캐파 2026년까지 전량 매진

핵심은 이겁니다: HBM 스택 하나하나가 CoWoS 위에 올라가야 합니다. HBM 생산이 늘어날수록 CoWoS 수요도 비례해서 늘어납니다.

HBM4가 병목을 더 심화시키는 이유

3편에서 다뤘듯, HBM4는 인터포저 면적을 더 크게 요구합니다. CoWoS-S → CoWoS-L 전환이 필수이고, 더 큰 인터포저 = 웨이퍼당 처리 가능한 칩 수 감소 = 같은 캐파에서 나오는 최종 제품 수가 줄어듭니다.

캐파를 4배로 늘려도, 칩 하나당 필요한 면적이 2배로 커지면 실질 산출량은 2배밖에 안 늘어나는 셈입니다.

8. 다음 전장 — CoPoS와 패널 레벨 패키징

현재의 CoWoS는 300mm 원형 웨이퍼 위에서 패키징합니다. 원형이기 때문에 가장자리에 버리는 면적이 많습니다 — 면적 활용률 약 57%.

TSMC의 답은 CoPoS(Chip on Panel on Substrate)입니다.

면적 활용률이 57% → 87%로 올라가면, 같은 장비·시설에서 ~50% 더 많은 칩을 패키징할 수 있습니다. HBM4 시대의 대면적 인터포저 비용 문제를 근본적으로 해결할 수 있는 방향입니다.

NVIDIA Rubin 이후 세대가 CoPoS의 첫 타겟입니다.

9. 정리 — 누가 이기고 있는가

현재 승자는 TSMC. 하지만 이건 기술 우위라기보다 10년간 쌓은 양산 경험 + 고객 생태계 잠금 효과입니다. Intel EMIB이 2027년까지 양산 규모를 키우면, 첨단 패키징은 TSMC vs Intel의 양강 구도로 재편될 가능성이 높습니다.

삼성은 수직통합이라는 유일한 카드로 독자 생존을 시도하지만, TSMC 생태계에 고착된 고객을 빼오는 게 핵심 과제입니다.

그리고 이 전쟁의 연료는 HBM입니다. AI 수요 → HBM 수요 → 패키징 수요의 연쇄가 끊기지 않는 한, 공급 전쟁은 계속됩니다.