DATE 학회 등록비는 얼마인가요?

일반 등록 EUR 1,060 (VAT 포함), 학생 EUR 615입니다. 얼리버드(3/5)는 마감되었고, 일반 등록 마감은 4월 5일입니다. Late registration(4/6~)은 EUR 50 추가됩니다.

DATE 2026에서 한국 기관도 발표하나요?

네, 30편 이상 발표합니다. 삼성전자 3편, SK Hynix 공저 1편, 서울대·성균관대·POSTECH·고려대·KAIST·UNIST 등 주요 대학이 참여합니다. 특히 LLM 추론 하드웨어 최적화 분야에서 한국 논문이 두드러집니다.

DATE 2026 참가 가이드 — Agentic AI가 칩 설계에 들어온다

Q: DATE 2026 일정은 언제인가요?

DATE 2026은 2026년 4월 20일(월)~22일(수), 이탈리아 베로나 Palazzo della Gran Guardia에서 3일간 개최됩니다.

DATE란?

Design, Automation and Test in Europe (DATE)는 1998년부터 이어진 유럽 최대 EDA 학회입니다. 설계 자동화, 테스트, 임베디드 시스템을 포괄하며, DAC·ICCAD와 함께 세계 3대 EDA 학회로 꼽힙니다.

DAC이 미국 산업 중심이라면, DATE는 유럽 반도체 생태계(IMEC, ASML, Infineon, STMicro)와의 접점이 강점입니다. 올해는 특히 Agentic AI for Chip Design 전용 세션이 신설되어, AI 에이전트가 반도체 설계에 본격 투입되는 전환점을 보여줍니다.

      한 줄 요약: "DAC에서 미국 EDA 트렌드를 본다면, DATE에서 유럽 반도체의 방향을 본다. 올해 키워드는 Agentic AI."
    

DATE 2026 기본 정보

학회명	DATE 2026 — Design, Automation and Test in Europe Conference
회차	29회 (1998년 시작)
일정	2026년 4월 20일(월) ~ 22일(수), 3일간
장소	Palazzo della Gran Guardia, Piazza Bra, Verona, Italy
주최	EDAA, ESDA, IEEE CEDA, ACM SIGDA
General Chair	Valeria Bertacco (University of Michigan)
Programme Chair	Alberto Bosio (Ecole Centrale de Lyon)
규모	약 1,000~1,500명 (학술+산업)
공식 사이트	date-conference.com

등록 마감 임박: 일반 등록 마감 4월 5일(토). 4/6부터 Late Registration EUR 50 추가. 온사이트 등록은 4/22까지 가능하나 추가 비용 발생.

등록비 (VAT 22% 포함)

카테고리	얼리버드 (~3/5)	일반 (~4/5)	비고
Paper Author / IEEE·ACM 멤버	EUR 834	EUR 944
일반 (Delegate)	EUR 956	EUR 1,060
학생	EUR 511	EUR 615	파티 티켓 미포함
Day Ticket (일반)	EUR 456	EUR 572
Day Ticket (학생)	EUR 212	EUR 328

* 얼리버드(3/5)는 마감. 일반 등록 마감 4/5. 포함: 전 세션·튜토리얼·워크숍 접근, DATE Party(화 저녁, 학생 제외), 커피+점심.

주요 스폰서 & 전시

Platinum	Cadence Design Systems
Gold	Qualcomm, Synopsys
Sponsor	Arm, Infineon, STMicroelectronics, Tenstorrent
Career Fair	Alice & Bob, Axelera, Cadence, Infineon, Micron, Qualcomm, STMicro 등

키노트 — 5개 중 3개가 AI

OK01 — imec CEO: Next-Gen AI를 위한 반도체 혁신

Luc Van den hove | CEO, imec (Belgium) | 월요일 09:00

AI가 LLM을 넘어 advanced reasoning으로 진화하면서, 이질적 워크로드를 처리하는 유연한 컴퓨트 아키텍처와 반도체 기술 플랫폼이 필요하다. EU Chips Act 하의 파일럿 라인 확장, 글로벌 인재 유치 전략.

왜 주목: 유럽 반도체 R&D의 심장 imec의 수장. 유럽이 AI 반도체 경쟁에서 어떤 카드를 들고 있는지 직접 듣는 자리.

OK02 — NVIDIA: 양자컴퓨팅을 위한 초저지연 실시간 처리

Bettina Heim | Systems SW Engineering Manager, NVIDIA (Switzerland) | 월요일 09:45

NVQLink 아키텍처: RoCE 프로토콜 기반 sub-microsecond 데이터 전송. GPU 실시간 처리로 양자 에러 정정 자동화.

왜 주목: NVIDIA의 양자컴퓨팅 전략. FPGA 중심이던 양자 제어를 GPU로 전환하려는 시도 — HPC+양자 통합의 최전선.

LK01 — Cornell: Agentic Design Automation

Zhiru Zhang | Cornell University (US) | 월요일 13:15

Allo: 오픈소스 Python 기반 MLIR 프레임워크. FPGA, ASIC, NPU, GPU 크로스 플랫폼 가속기 설계 통합. Agentic design automation과 differentiable hardware synthesis 전망.

왜 주목: "AI Agent가 칩을 설계한다"는 방향의 학술적 근거를 제시하는 키노트. FS07 세션과 함께 올해 DATE의 핵심 메시지.

LK02 — AI 시대, 연구자의 역할은?

Rolf Drechsler | University of Bremen / DFKI (Germany) | 화요일 13:15

AI가 연구와 교육을 대체하는 시대, 창의성과 책임을 어떻게 보존할 것인가.

LK03 — 오픈소스 EDA + 유럽 전략

Luca Benini | ETHZ / Università di Bologna (Italy) | 수요일 13:15

오픈소스 EDA 도구로 설계 장벽을 낮추고, 유럽의 기술 주권을 확보하는 로드맵.

왜 주목: Synopsys/Cadence 과점 구조에 도전하는 유럽의 오픈소스 EDA 전략. RISC-V 성공 사례를 EDA로 확장하려는 움직임.

올해 꼭 봐야 할 세션 5선

DATE 2026의 기술 세션은 41개 + Focus Session 10개 + Special Day 4개. 이 중 AI x 반도체 설계 관점에서 핵심 5개를 뽑았습니다.

1. FS07 — Agentic AI for Smarter Chip Design

수요일 08:30 | 올해 DATE 최대 주목 세션

AI 에이전트가 칩 설계 전 과정에 투입되는 시나리오를 다룹니다. 4편 모두 "에이전트"가 핵심.

Georgia Tech — HLSFactory: 멀티에이전트 HLS 가속기 설계 자동화
ASU + NVIDIA — LLM + RL 기반 agentic 테스트 프레임워크 (RISC-V 검증)
NYU — Physical Design에서 LLM의 진화: 데이터 생성 → 도구 인식 어시스턴트 → 폐루프 에이전트
U. Florida — VeriChat: 하드웨어 보안 검증용 멀티에이전트 대화형 AI

왜 주목: "Agentic AI for Chip Design" 전용 세션이 주요 학회에 처음 등장. LLM 보조 도구를 넘어, 에이전트가 자율적으로 설계를 수행하는 패러다임 전환의 신호. 반도체 x AI Agent의 최전선.

2. TS22 — LLMs & AI-Augmented EDA

화요일 14:00 | 10편 논문 발표

Chip-MAP (Peking Univ.) — LLM 기반 멀티에이전트 매크로 배치
LithoMamba — State Space Model 기반 리소그래피 시뮬레이션
Hardware Trojan Detection — RTL 수준 어텐션 메커니즘
LATIAS — 공간 가속기용 통합 아키텍처-오퍼레이터 모델

왜 주목: LLM이 EDA의 각 단계(배치, 시뮬레이션, 보안 검증)에 어떻게 적용되는지를 10편의 논문으로 집중 조명. EDA 실무자 필수 세션.

3. TS29 — LLMs for Intelligent Hardware Generation

수요일 08:30

LiveVerilogEval — Verilog 코드 생성 LLM의 contamination-free 벤치마크
ACES (Peking Univ.) — Agentic LLM을 위한 Chiplet 아키텍처, 2.33x 처리량 향상
LLM Unlearning — 신뢰성 있는 하드웨어 코드 생성을 위한 언러닝

왜 주목: LLM이 Verilog를 직접 생성하는 시대. 벤치마크 표준화부터 아키텍처 최적화까지, 하드웨어 코드 자동 생성의 현주소.

4. SD01 — Generative AI in Practice

화요일 08:30 | 실무 적용 사례

Nexus SDK (PrimisAI + U. Utah) — 멀티에이전트 EDA SDK. RTL 생성 100% 정확도(VerilogEval-Human), LUT 26.64% 감소
GUIDE (NYU 등) — GenAI 기반 디지털 설계 교육 커리큘럼
Todd Austin (Michigan) — AI for Research 실용적 접근

왜 주목: 연구 논문이 아니라 실무 도구. Nexus SDK는 RTL 생성 정확도 100%를 달성한 멀티에이전트 시스템 — 실제 EDA 워크플로에 적용 가능한 수준.

5. FS04 — Chiplets & 3D Integration

화요일 11:00

칩렛 기반 시스템 설계, UCIe 인터페이스, 3D 적층 기술. AI 가속기의 스케일링이 단일 칩 한계를 넘어서면서 핵심 기술로 부상.

DATE 2026 키워드 TOP 10

#	키워드	주요 세션
1	Agentic AI / Multi-Agent for EDA	FS07, SD01, TS29
2	LLM for Chip Design	TS22, TS29, SD01
3	AI Hardware Accelerator	FS02, TS08, TS15, TS36
4	Quantum Computing	OK02, FS01, TS12, ET02, FS08
5	Open-Source EDA	LK03, SD03, SD04, ET03
6	3D IC / Chiplets	FS04, TS06, ET01
7	Hardware Security	TS02, TS17, TS28, W02, FS05
8	Edge AI / Embedded AI	TS04, TS25, BPA03
9	LLM Inference Optimization	TS01, TS04, TS19 (한국 논문 다수)
10	Post-Quantum Cryptography	ET05, FS10

3일 프로그램 한눈에 보기

월요일 (4/20) — Opening + Keynotes

시간	내용
08:30	Opening Ceremony + 시상식
09:00	OK01 imec CEO 키노트 + OK02 NVIDIA 키노트
11:00	TS01~04 + FS01 (Quantum Startups) + BPA01 (Computing in Memory)
13:15	LK01 Cornell 키노트 (Agentic Design Automation)
14:00	TS05~08 + ET05 (Post-Quantum Crypto) + W01
16:30	TS09~12 + FS02 (GenAI Acceleration)
18:30	Welcome Reception + PhD Forum

화요일 (4/21) — AI x EDA 집중일

시간	내용
08:30	SD01 GenAI in Practice + TS13~16
11:00	TS17~19 + FS04 (Chiplets) + BPA04 (AI for Design)
13:15	LK02 Bremen/DFKI 키노트
14:00	TS22 LLMs & AI-Augmented EDA + SD02 (EDA Education) + W02
16:30	TS24~27 + FS05 (HW Security) + FS06 (Verification)
저녁	DATE Party

수요일 (4/22) — Agentic AI + 마무리

시간	내용
08:30	FS07 Agentic AI for Chip Design + TS28~31 + SD03 (Open-Source HW) + ET04 (Photonic AI)
11:00	TS32~34 + FS08 (Quantum IR) + FS09 (Autonomous Systems)
13:15	LK03 ETHZ 키노트 (Open-Source EDA + 유럽 전략)
14:00	TS35~37 + ET03 (Open-Source HW Design) + FS10 (Post-Quantum)
16:30	TS38~41 + ET01 (3DIC Advanced Packaging)

한국 발표 현황 — 30편 이상

DATE 2026에서 한국 기관의 발표는 30편 이상으로, 특히 LLM 추론 하드웨어 최적화 분야에서 한국 논문이 두드러집니다.

삼성전자 (3편)

Hajung Mun — Digital Neural Array IC for Real-Time Neural Network Replication (성균관대 공저)
Taejin Paik — BADGE: DreamPlace 초기화를 위한 Boundary-Aware Dirichlet Graph Embedding
Mingyu Pi — SNIFFER: RL 기반 SSD 테스트 케이스 자동 생성

SK Hynix (공저 1편)

Jongho Park (DGIST) — Enhanced CXL Pooled Memory System for AI

주요 대학

대학	주요 논문	분야
서울대	3D IGZO/Si eDRAM, MCM DNN 가속기, ML IR-Drop	메모리, 가속기, EDA
성균관대	LUPIN (Mixed-Precision LLM), GPU LLC, ZNS SSD, SAT 가속기	LLM 하드웨어, 메모리
POSTECH	Hybrid NN, PIM LLM, ITERQUANT (Mixed-Precision)	LLM 최적화
고려대	C-STEP (Spiking Transformer), HINT (SRAM-MRAM CiM), MX-SAFE	뉴로모픽, CiM
서울과기대	BOLD-Q (LLM 양자화), HI-APP (CLIP-ViTs), LUT-APP	LLM 추론
중앙대	FiCABU (Edge AI Unlearning), LoRA-Edge	Edge AI
연세대	GNN 기반 Test Point Insertion	테스트
DGIST	CXL Pooled Memory for AI (SK Hynix 공저)	메모리

      한국 발표 트렌드: LLM 추론 최적화(양자화, 혼합 정밀도, PIM) 분야에서 한국 대학들이 집중적으로 논문을 발표합니다. 특히 성균관대, POSTECH, 서울과기대가 이 분야를 주도.
    

DATE vs DAC vs ICCAD — EDA 3대 학회 비교

항목	DATE	DAC	ICCAD
시기	4월	6월	11월
장소	유럽 (올해 베로나)	미국 (SF/LV)	미국 (산호세)
규모	~1,500명	~6,000명 (최대)	~1,000명
성격	학술 + 유럽 생태계	산업 + 전시 중심	CAD 알고리즘 중심
강점	IMEC/ASML/STMicro 접점, 임베디드	EDA 산업 최대 규모, 채용	알고리즘 깊이
올해 AI 키워드	Agentic AI, LLM for EDA	TBA	초록 마감 4/7

베로나 참가 실용 정보

접근성

밀라노 말펜사(MXP)에서 기차 약 1시간 30분 (Trenitalia/Italo)
베네치아 마르코폴로(VCE)에서 기차 약 1시간 10분
베로나 포르타 누오바(Verona Porta Nuova)역 → 학회장 도보 15분
베로나 빌라프란카(VRN) 공항도 있으나 노선 제한적

숙소

Piazza Bra 주변 (학회장 도보 5분) — 가장 편리하나 가격 높음
Verona Porta Nuova역 주변 — 합리적 가격, 학회장 도보 15분
4월 성수기 아님 — 일반 호텔 EUR 100~150/박 수준

4월 베로나

기온: 평균 11~19°C (아침저녁 쌀쌀, 낮에 쾌적)
볼거리: 아레나 디 베로나(로마 원형극장), 줄리엣의 집, 가르다 호수(30분)
학회 전후 밀라노/베네치아 연계 여행 추천

마무리

DATE 2026의 핵심 메시지는 명확합니다: AI 에이전트가 칩 설계에 본격 진입하고 있다. FS07(Agentic AI for Chip Design) 세션의 신설, TS22(LLM for EDA)의 10편 논문, 키노트의 Agentic Design Automation — 모두 같은 방향을 가리킵니다.

직접 참석하지 못하더라도, FS07과 TS22의 논문은 반드시 체크하세요. 반도체 설계 자동화의 다음 10년이 여기서 시작됩니다.

한국 연구자라면 더욱 주목할 이유가 있습니다. 30편 이상의 한국 발표, 특히 LLM 추론 최적화 분야에서의 집중적인 성과는, 한국 반도체 연구의 새로운 축이 형성되고 있음을 보여줍니다.

등록 마감 D-4: 일반 등록 마감 4월 5일(토). Late Registration은 EUR 50 추가.
DATE 2026 공식 사이트에서 등록하기 →

자주 묻는 질문

DATE 2026 일정은 언제인가요?

2026년 4월 20일(월)~22일(수), 이탈리아 베로나 Palazzo della Gran Guardia에서 3일간 개최됩니다.

등록비는 얼마인가요?

일반 등록 EUR 1,060 (VAT 포함), 학생 EUR 615입니다. 얼리버드(3/5)는 마감. 일반 등록 마감 4/5, 이후 Late Registration EUR 50 추가.

DATE와 DAC, ICCAD의 차이점은?

DATE는 유럽 최대 EDA 학회로 설계 자동화, 테스트, 임베디드 시스템을 포괄합니다. DAC(미국, 6월)은 EDA 산업 최대 규모, ICCAD(미국, 11월)는 CAD 알고리즘 중심. DATE의 강점은 IMEC, Infineon, STMicro 등 유럽 반도체 생태계와의 접점입니다.

한국 기관도 발표하나요?

네, 30편 이상 발표합니다. 삼성전자 3편, SK Hynix 공저 1편, 서울대·성균관대·POSTECH·고려대·KAIST 등 주요 대학 참여. LLM 추론 하드웨어 최적화 분야에서 한국 논문이 특히 두드러집니다.

2026 반도체 학회 일정 전체 보기

34개 반도체 학회·컨퍼런스 일정을 한눈에

학회 캘린더 보기 →