VLSI 2026 참가 가이드 — 반도체 엔지니어가 주목할 핵심 토픽과 실전 준비 팁

Q: VLSI 2026 논문 제출 마감은 언제인가요?

VLSI Symposium의 논문 제출 마감은 통상 1월 초~중순입니다. 2026년의 경우 2026년 1월에 마감되었을 가능성이 높으며, 수락 통보는 3월 중순~하순에 이루어집니다. CFP는 vlsisymposium.org에서 확인할 수 있습니다.

VLSI Symposium이란?

IEEE/JSAP Symposium on VLSI Technology & Circuits는 반도체 업계에서 IEDM과 함께 가장 권위 있는 학회입니다. IEEE와 일본응용물리학회(JSAP)가 공동 주최하며, 매년 6월 교토와 하와이를 번갈아가며 개최됩니다.

IEDM이 소자(Device) 연구의 학술적 깊이에 집중한다면, VLSI는 양산 기술(Technology)과 회로 설계(Circuits)를 동시에 다룹니다. 삼성전자, TSMC, Intel이 최신 공정 노드의 실제 성능 데이터를 처음 공개하는 자리이기도 합니다.

올해 테마는 "Advancing the AI Frontier through VLSI Innovation" — AI와 VLSI의 교차점이 메인 무대입니다.

      한 줄 요약: "IEDM에서 가능성을 보여줬다면, VLSI에서 양산이 된다는 걸 증명한다."
    

VLSI 2026 기본 정보

학회명	2026 IEEE/JSAP Symposium on VLSI Technology & Circuits
일정	2026년 6월 14일(일) ~ 18일(목), 5일간
장소	Hilton Hawaiian Village, Honolulu, Hawaii, USA
테마	Advancing the AI Frontier through VLSI Innovation
구성	Plenary / Technical Sessions / Evening Panels / Short Courses / Workshops / Demo Session
등록비	IEEE 회원 ~$900–1,000 / 비회원 ~$1,100–1,300 / 학생 ~$400–500 (2024 기준)
주최	IEEE (EDS + SSCS) / JSAP
Symposium Chair	Ron Kapusta (Analog Devices) / Vijay Narayanan (IBM)
Program Chair	Benjamin Colombeau (Applied Materials) / John Wuu (AMD)
공식 사이트	vlsisymposium.org

      2026년은 하와이 차례. VLSI Symposium은 짝수 해에 하와이(호놀룰루), 홀수 해에 교토에서 열립니다. 올해는 Hilton Hawaiian Village에서 진행됩니다.
    

주요 일정 타임라인

시기	이벤트	비고
2025년 8~9월	Call for Papers 공개	vlsisymposium.org
2026년 1월 초~중순	논문 제출 마감	Technology / Circuits 각각
2026년 3월 중~하순	수락 통보
2026년 4월 말~5월	Camera-ready 마감
2026년 5월 중순	Early Bird 등록 마감	약 $100~200 절약
2026년 6월 14~18일	본 학회 (5일간)	일-목 (Short Course + 본회의) @ Hilton Hawaiian Village

* 위 일정은 과거 패턴 기반 추정입니다. 정확한 날짜는 공식 사이트에서 확인하세요.

Plenary Sessions — 4개의 기조 발표

올해 Plenary는 AI 시대의 반도체를 시스템(OpenAI) → 패키징(TSMC) → 메모리(Micron) → 장비/제조(TEL) 순서로 풀어냅니다.

1. OpenAI — "Building the Engine of AI"

Dr. Richard Ho | Head of Hardware, OpenAI

AI의 확장이 컴퓨트, 메모리, 인프라 전 계층에 가하는 스트레스. 트랜지스터 스케일링 너머 — 메모리 통합, 저전력 인터커넥트, 전력 전달, 어드밴스드 패키징까지 시스템 레벨 공동 최적화가 필요하다는 메시지.

왜 주목: OpenAI가 반도체 학회에 나온다. AI 최전선에서 하드웨어에 뭘 요구하는지 직접 듣는 자리. Google TPU 프로그램을 이끌었던 사람이 이제 OpenAI에서 같은 질문을 던집니다.

2. TSMC — "Advanced Package for Next-Gen AI System Scaling"

Dr. L.C. Lu | Senior Fellow & VP R&D, TSMC

UCIe 대역폭 확장, 실리콘 포토닉스, 3D 스태킹 최적화, 열 솔루션, 수직 전력 전달. 3Dblox의 설계 표준화 역할.

왜 주목: TSMC가 "칩이 아니라 패키지를 판다"는 방향으로 가고 있습니다. 200+ 미국 특허를 가진 DTCO의 선구자가 직접 발표. 패키징이 곧 경쟁력인 시대의 로드맵.

3. Micron — "Intelligence Accelerated: Memory Innovations"

Dr. Nirmal Ramaswamy | Corporate VP, Micron Technology

메모리가 AI 시스템의 핵심 병목. DRAM, NAND, HBM, 하이브리드 본딩, 미세 피치 인터커넥트, 차세대 비휘발성 메모리까지 통합적 진화 방향.

왜 주목: 350+ 반도체 특허의 DRAM 전문가. SK하이닉스/삼성과의 HBM 경쟁 구도에서 Micron의 기술 방향을 직접 확인할 수 있습니다.

4. Tokyo Electron — "AI Demand Through Equipment Innovation"

Mr. Yoshinobu Mitano | VP Corporate Innovation, TEL

두 가지 방향: (1) AI 성능을 높이는 새 장비/공정 기술, (2) AI를 장비와 팹 운영에 적용하는 것. 현재 진척, 장애물, 전략적 방향.

왜 주목: "AI for Semiconductor"의 장비사 관점. GTC에서 삼성+Synopsys가 소프트웨어 측면을 다뤘다면, TEL은 하드웨어/장비 측면에서 같은 질문을 던집니다.

Evening Panel — "AI: Grand Vision or Grand Delusion?"

일시	6월 15일(화) 8:00 PM ~ 10:00 PM
모더레이터	Gary Bronner (Rambus) / Vita Pi-Ho Hu (National Taiwan University)
패널리스트	Kazunari Ishimaru (Rapidus) / Jeff Choi (SK Hynix) / Tom Burd (AMD) / Raja Koduri (Oxmiq Labs)

AI 인프라 스케일링이 진짜 발전인가, 과잉 투자인가. 2030년까지 수백 GW 전력 수요, 조 단위 데이터센터 투자, LLM 스케일링의 실질적 효용 — 반도체 업계 리더들이 정면으로 토론합니다.

      SK하이닉스 Jeff Choi가 패널에 참여합니다. HBM 최대 수혜 기업이 "AI 버블인가?"를 토론하는 자리 — 솔직한 이야기를 기대할 수 있습니다.

      Raja Koduri (전 Intel AXG 총괄, 현 Oxmiq Labs)도 주목. Intel에서 GPU/AI 사업을 이끌다 나와서 창업한 사람의 시각.

2026년 핵심 토픽 프리뷰

VLSI 2026에서 주목해야 할 기술 토픽을 Technology와 Circuits 트랙별로 정리했습니다.

Technology 트랙

1. GAA / Nanosheet — 2nm 양산 경쟁

FinFET → Gate-All-Around(GAA) 전환이 본격화됩니다. TSMC N2, Samsung SF2, Intel 18A — 세 파운드리가 동시에 GAA 양산에 돌입하는 첫 해.

왜 주목: 2025년 IEDM에서 발표된 GAA 소자가 실제 양산 수율과 성능 데이터로 검증되는 자리. "논문에서 팹으로" 전환되는 결정적 데이터가 나옵니다.

2. CFET (Complementary FET) — GAA 다음의 다음

NMOS 위에 PMOS를 수직으로 쌓는 CFET. GAA 이후의 로드맵으로, 삼성과 IMEC이 선행 연구를 주도하고 있습니다.

왜 주목: CFET는 아직 연구 단계지만, VLSI에서 처음으로 실리콘 검증 데이터가 나올 가능성이 있습니다. 1nm 이하 로드맵의 핵심 퍼즐.

3. Backside Power Delivery (BSPDN)

칩 뒷면으로 전력을 공급하는 기술. Intel PowerVia가 선두, TSMC와 삼성도 개발 중. 칩 성능의 병목이 트랜지스터에서 배선으로 넘어가면서 핵심 기술로 부상.

왜 주목: 전면 배선 면적을 확보해 성능을 높이는 게임 체인저. 2nm 이하에서는 BSPDN 없이 경쟁이 어렵습니다. Intel 18A의 실제 양산 데이터가 나올 수 있는 학회.

4. 3D Integration / Advanced Packaging

HBM4, 하이브리드 본딩, 칩렛 인터커넥트 — AI 시대의 반도체는 단일 칩이 아니라 패키지 수준에서 설계됩니다.

왜 주목: NVIDIA Feynman + HBM4 조합, AMD MI400, Google TPU v6 등 — AI 가속기의 성능은 이제 패키징 기술이 결정합니다. SK하이닉스와 삼성의 HBM4 논문이 기대됩니다.

5. High-NA EUV

ASML의 High-NA EUV(0.55 NA) 장비가 파일럿 라인에 투입되기 시작한 상태. 2nm 이하 패터닝의 핵심.

왜 주목: Intel이 High-NA EUV 도입에 가장 적극적. 첫 패터닝 결과와 양산 가능성 논문이 나올 수 있습니다.

Circuits 트랙

6. AI/ML 가속기 — LLM 추론 칩의 전쟁

LLM 추론 효율을 극한까지 끌어올리는 커스텀 실리콘 설계. 에너지 효율(TOPS/W)이 핵심 경쟁 지표.

왜 주목: GPU 외의 대안이 쏟아지고 있습니다. Groq, Cerebras, 그리고 삼성/TSMC의 CIM(Compute-in-Memory) 접근까지 — AI 반도체의 설계 다양성을 한눈에 볼 수 있는 트랙.

7. Compute-in-Memory (CIM)

메모리 안에서 직접 연산하는 아키텍처. 데이터 이동 병목을 근본적으로 해결. 아날로그/디지털 CIM 모두 활발히 발표됩니다.

왜 주목: "메모리의 벽(Memory Wall)"을 넘는 근본 해법으로 주목. 삼성과 SK하이닉스 모두 CIM 연구에 투자하고 있어 한국 기업 논문도 기대됩니다.

8. High-Speed I/O — 200G+ SerDes, UCIe

칩렛 간 통신(UCIe), 200Gbps+ SerDes, 실리콘 포토닉스 — 칩 내부와 칩 간 데이터 대역폭 경쟁이 뜨겁습니다.

왜 주목: AI 데이터센터의 병목이 연산에서 통신으로 이동 중. 차세대 인터커넥트 기술이 반도체 아키텍처의 판을 바꿉니다.

한국 기업의 VLSI — 매년 주역

VLSI Symposium에서 한국 기업은 매년 주요 발표자입니다. 2026년에도 핵심 논문이 기대됩니다.

삼성전자

VLSI Symposium의 Top 3 논문 제출 기업 중 하나. 매년 Technology와 Circuits 합쳐 10편 이상 발표합니다.

SF2 (2nm GAA) — 양산 공정 성능/수율 데이터
CFET 연구 — IMEC과 공동, 선행 소자 데이터
HBM4 — 2026년 2월 공식 출하 발표 완료. 양산 기술 논문 기대
CIM / AI 가속기 — 삼성리서치 주도

SK하이닉스

메모리 기술 논문의 강자. AI 시대 메모리 수요 폭발로 존재감 급상승 중.

HBM4 / HBM4E — NVIDIA Feynman 탑재 예정, 기술 스펙 공개 기대
DDR6 — 차세대 DRAM 표준
NAND 300+ Layer — 초고적층 기술
CXL Memory — 데이터센터 메모리 확장

한국 대학/연구기관

KAIST — 소자, 회로 설계 모두 꾸준한 논문 실적
서울대 — 반도체 공정, 나노전자 분야
POSTECH — 메모리, 신소재
ETRI / KIST — 국가 R&D 프로젝트 성과 발표

2026 VLSI의 큰 그림

      올해 공식 테마: "Advancing the AI Frontier through VLSI Innovation"

      Plenary부터 Evening Panel까지, AI와 VLSI의 교차점이 전 프로그램을 관통합니다.

영역	변화	핵심 키워드	연관 세션
트랜지스터	FinFET → GAA → CFET	2nm, Nanosheet, 수직 적층	Short Course (IBM, imec)
배선/전력	전면 → 후면 전력 공급	BSPDN, PowerVia	Plenary #2 (TSMC)
리소그래피	EUV → High-NA EUV	0.55 NA, 단일 노광	Plenary #4 (TEL)
패키징	단일 칩 → 칩렛 + 3D 적층	HBM4, UCIe, 하이브리드 본딩	Plenary #2 (TSMC), #3 (Micron)
메모리	DRAM → HBM → CIM	HBM4, CXL, Compute-in-Memory	Plenary #3 (Micron), Panel (SK Hynix)
EDA/설계	AI 보조 → AI Agent 주도	Agentic EDA, AI Floor Planning	Short Course (Siemens, MediaTek)
시스템	칩 → 시스템 공동 최적화	AI Factory, 전력/열/인터커넥트	Plenary #1 (OpenAI)

Short Courses — 하루 만에 핵심 기술 총정리

본 학회 전날 진행되는 Short Course는 별도 등록이 필요하지만, 해당 분야 최고 전문가가 50분씩 집중 강의하는 포맷이라 가치가 높습니다.

Technology Short Course: "Technologies Shaping the Future as Key Enablers for AI"

시간	주제	발표자	소속
8:35	Advanced Logic Scaling	Dechao Guo	IBM
9:25	DTCO Logic, BS, Thermal/Power, STCO	Dwaipayan Biswa	imec
10:35	Heterogeneous/3D Integration	Chih Hang Tung	TSMC
11:25	Processes for Logic and Memory	Milan Pesic	Applied Materials
1:15	Advanced DRAM Technology	Jin-Woo Han	Samsung
2:05	Emerging Memories	Masatoshi Yoshikawa	KIOXIA
3:15	Oxide Semiconductors for Logic/Memory	Gong Xiao	NUS
4:05	Si Photonics for Optical Interconnects	Ben Lee	NVIDIA

      삼성 Jin-Woo Han의 Advanced DRAM 강의가 포함되어 있습니다. HBM4 시대의 DRAM 기술 방향을 삼성 관점에서 직접 들을 수 있는 기회.
    

Circuits Short Course: "AI-Driven Design Acceleration"

시간	주제	발표자	소속
8:35	Analog EDA의 ChatGPT Moment?	Boris Murmann	U. of Hawaii
9:25	AI for Memory Development	T.Y.J. Chang	TSMC
10:35	Agent AI in EDA	Erick Chao	Siemens
11:25	AI-Driven Floor Planning	Tai-Lai Tung	MediaTek
1:15	AI Assistant in Analog IC Design	Mike S.W. Chen	USC
2:05	ML in Diagnosis	Shawn Blanton	CMU
3:15	DMCO/Raads with Rapidus	Koki Tsurusaki	Rapidus
4:05	Generational VLSI Transformation	Arman Joshi	SanDisk

      Circuits Short Course의 핵심은 "Agent AI in EDA" (Siemens). GTC에서 Synopsys가 Agentic EDA를 발표한 데 이어, Siemens(Mentor)도 EDA AI Agent를 본격적으로 내놓고 있습니다. EDA Big 3 모두 같은 방향.
    

Workshops (6개)

오후 세션 1 (1:00 PM ~ 3:00 PM)

워크숍	주제	오거나이저
Cryo-CMOS	극저온 CMOS: 소자, 회로, 양자컴퓨팅 응용	Q. Schmidt, F. Sebastiano (TU Delft)
Embedded Memory	Sub-2nm 시대의 임베디드 메모리 — SRAM 스케일링, 대안, 3D	A. Burg (EPFL) / J. Kulkarni
Electronic-Photonic	광-전자 Co-Design for 고성능 시스템	R. Oldenbeuving (Imec NL)

오후 세션 2 (3:30 PM ~ 5:45 PM)

워크숍	주제	오거나이저
Si Spin Qubits	실리콘 스핀 큐비트 — 설계, 시스템, 크로스 기술 최적화	N.D. Stuyck (Diraq / UNSW)
CMOS for DRAM	AI 시대 고성능 CMOS for DRAM — Mobile, Graphics, HBM	D. Mocuta (Micron)
Manufacturability	가상화를 통한 반도체 수율 향상	J. Ervin (Lam Research)

하와이 참가 실전 팁

항공 & 비자

직항: 대한항공, 아시아나 인천→호놀룰루 직항 (약 8~9시간)
비자: 한국 여권은 ESTA 필요 (비자 면제 프로그램, 출발 72시간 전 신청 권장)
시차: 하와이(HST)는 한국보다 19시간 느림 (사실상 전날 +5시간)

숙소

학회 장소 = 숙소: 올해는 Hilton Hawaiian Village에서 학회가 진행됩니다. 컨퍼런스 블록 할인율 활용 권장
와이키키 주변 대안: Hilton Hawaiian Village는 와이키키 서쪽 끝. 주변 호텔도 도보 가능
6월은 성수기 — 일찍 예약할수록 좋음. 등록 오픈 즉시 호텔도 잡기

현지 이동

공항 → 와이키키: 택시/Uber 약 20분, $30~40
렌터카 불필요: 컨벤션 센터 + 와이키키 도보권
TheBus: 호놀룰루 시내버스, 공항에서도 이용 가능 ($3)

학회 100% 활용 팁

Short Course (일요일): 본 학회 전날 진행. 핫토픽 집중 강의. 별도 등록 필요하지만 가치 있음
Joint Session: Technology + Circuits 합동 세션이 가장 임팩트 큼. 우선 참석
포스터 세션: 저자와 1:1 대화 기회. 논문보다 깊은 이야기를 들을 수 있음
Evening Session / Social: 네트워킹 핵심. 명함 넉넉히 준비
논문 미리 읽기: 프로그램 공개 후 관심 논문 리스트 작성 → 현장에서 시간 절약

VLSI vs IEDM — 어떤 학회를 갈까?

	VLSI Symposium	IEDM
시기	6월	12월
초점	양산 기술 + 회로 설계	소자 물리 + 연구
산업/학계 비율	산업 비중 높음	학계 비중 높음
특징	최신 양산 노드 첫 데이터	미래 소자 가능성 제시
추천 대상	공정/설계/패키징 엔지니어	소자/물리/연구자
네트워킹	파운드리/팹리스 실무진	교수/연구원 중심

둘 다 가는 게 이상적이지만, 하나만 고른다면: 양산 기술과 산업 트렌드가 궁금하면 VLSI, 소자 연구와 미래 기술이 궁금하면 IEDM.

마무리

VLSI 2026은 GAA 2nm 양산 경쟁, CFET 선행 연구, HBM4, AI 가속기 설계까지 — 반도체 기술의 현재와 미래가 동시에 펼쳐지는 학회입니다.

특히 올해는 삼성 SF2, Intel 18A, TSMC N2가 모두 양산에 돌입하는 해라, 세 파운드리의 GAA 실전 데이터를 비교할 수 있는 유일한 자리가 될 것입니다.

      이 글은 프로그램이 공개되면 핵심 논문 프리뷰로 업데이트합니다.

      다른 학회 참가 가이드도 계속 올릴 예정입니다.

2026 반도체 학회 일정 전체 보기

VLSI를 포함한 반도체 학회 일정을 한눈에 확인하세요

학회 캘린더 보기 →

놓치면 아쉬운 학회 소식, 먼저 받아보세요

CFP 마감, 주요 학회 일정, 업계 동향을 정리해서 보내드립니다.

월 1~2회 · 광고 없음 · 언제든 구독 해지 가능

자주 묻는 질문

VLSI 2026 일정은 언제인가요?

2026 IEEE/JSAP Symposium on VLSI Technology & Circuits는 2026년 6월 14일(일)~18일(목), 미국 하와이 호놀룰루 Hilton Hawaiian Village에서 5일간 개최됩니다.

VLSI Symposium에 한국 기업도 발표하나요?

네, 삼성전자와 SK하이닉스는 VLSI Symposium의 단골 주요 발표 기업입니다. 삼성은 매년 10편 이상의 논문을 발표하며, 특히 GAA 공정과 파운드리 기술에서 핵심 논문을 제출합니다. SK하이닉스는 HBM, DRAM 스케일링 등 메모리 기술 논문을 꾸준히 발표합니다.

VLSI 2026 논문 제출 마감은 언제인가요?

VLSI Symposium의 논문 제출 마감은 통상 1월 초~중순입니다. 2026년의 경우 이미 마감되었을 가능성이 높으며, 수락 통보는 3월 중순~하순에 이루어집니다. CFP는 vlsisymposium.org에서 확인할 수 있습니다.

VLSI Symposium과 IEDM의 차이점은?

VLSI Symposium은 기술(Technology)과 회로(Circuits)를 동시에 다루며, 산업계 비중이 높고 최신 양산 기술 발표가 많습니다. IEDM은 소자(Device) 중심으로 학술적 깊이가 더 깊습니다. 반도체 공정 엔지니어라면 둘 다 필수지만, 양산 기술 트렌드는 VLSI가 더 빠릅니다.